半导体器件物理习题与参考文献

（2）有一信号电荷束注入到势阱中，测得CGS为（1）中 求得的数值的两倍，求注入的电子总数和电子密度。

10-5一CCD制造在Na?2?1014cm?3的P型衬底上，氧化层厚度为150nm，电极面积

为10?20?m：

（1）假设VFB?0,Qsig?0，计算分别偏置在VG?10V和20V的两邻近电极表面势和耗尽层深度；

（2）在把10个电子引进单元之后重复（1）； （3）试草绘（2）的势阱图。

10-6（1）若电极间距为3?m，计算习题10-5（1）中电极边界上的边缘电场；

（2）假设在电荷转移之前，有10个电子均匀分布在VG?10V的一势阱中，估算一下通过边缘场电流使全部电子转移到VG?20V的邻近势阱所需的时间。 参考文献

1.G.F.Amelio,W.J.Bertram,Jr.andM.F.Tompsett.charge Coupled Imaging Devices,Design considerations.IEEE Trans-Elecron.Devices,ED 18:986(1971). 2.黄昆，韩汝琦.半导体物理基础.科学出版社，1979.

3.J.E.Carnes,W.E.Kosoncky,andE.G. Ramberg.Drift-aiding Fields in Charge-coupled devices，IEEE J. Solid-State Circuits,SC-6:322(1971).

4.W.J.Bertram et al.,A Three-Level Metallization Three=Phase CCD.IEEE Trans.Electron. Devices, ED-21:758(1974).

5.C.K.Kim.Design and Operation of Buried Channel Charge Coupled Devices,CCD Appl.Conf. Proc. Nan.Electron .Lab.,San Digeo,Calif.,Semptember 1973.

6.F.I.J.Sanger, Intergrated MOS and Bipolar Analog Delay Line Using Bucket-Brigate Capacitor storge. IEEE Solid-State circuits Conf.,1970,Dig.,p.74.

7.C.H..Sequin and M.F.Tompsett. Charge Transfer Devices.Academic,New york,1975.

66