140801-140803计算机组成原理期中测试题(2016)

五邑大学期中 试 卷

学期： 2015 至 2016 学年度 第 1 学期 课程：

计算机组成原理 课程代号： 0800200

使用班级：140801~140802、140803 姓名： 学号：

题号 得分

一、 得分 单项选择题 (10小题，每小题2分，共20分)

1. 计算机各组成部件的相互连接方式，从早期以运算器为中心，发展到现在的以_________为中心。

A．控制器 B．运算器 A．(0.100)2 B．(0.55)8 原理。他就是_________。

A．牛顿

B．爱因斯坦

C．爱迪生

D．冯·诺依曼

4. 一个含符号16位的补码机器数的表示范围是（ ）。

A．-215 - 1 ~ +215 - 1 C．-216 - 1 ~ +216 - 1 A．进位是1溢出

B．-215 ~ +215-1

D．-216 ~ +216 - 1 B．进位是0无溢出

D．符号位与次高位进位状态相异无溢出 B．最低位出错

C．存储器

D．CPU D．(0.75)16

2. 下列不同进位计数制的数中，最大的数是_________。

C．(0.61)10

3. 电子计算机技术在半个世纪中虽有很大的进步，但至今其运行仍遵循着一位科学家提出的基本

一 二 三 四 五 六 七 八 总分 5. 采用单符号法判定补码加减运算溢出的法则是

C．符号位与次高位进位状态相同无溢出 A．未出现错误 C．出现奇数位错 A．9

6. 设在数据传送中采用偶校验，若接收到的代码为10111011，则表明传送中_________。

D．未出现错误或出现偶数位错 B．11 D．21

B．断电后存储内容不变 D．不需电源提供电流

7. 寻址512K×8 存储器所需最少的地址线（ ）根。

C．19

8. 静态RAM的特点是_________。

A．工作时存储内容不变 C．不需刷新

9. 主存到cache的映射不需要替换策略的是（ ）。

A．直接映射方式

B．全相联映射方式

D．以上三种映射方式 B．16 D．64

C．组相联映射方式 A．8

第 1 页 共 5 页

10. 用8K×8 存储芯片组成一个64K×32的存储系统，需要芯片（ ）片。

C．32

二、 得分 判断题 (10小题，每小题1分，共10分)

1．_______运算器由许多部件组成，其核心部分是算术逻辑运算单元（ALU）。 2、_______有符号阵列乘法可用无符号阵列乘法和三个求补器实现。 3、_______在机器运算中减法通常采用减法器来实现。

4、_______采用先行进位的加法器比采用行波进位的加法器结构简单。 5、_______当输入任务数为n时，一个m级流水线的加速比是(m×n)/(m+n-1)。 6．_______主存的存取时间与Cache的命中率无关。

7．_______双端口存储器在左端口与右端口的地址码相同情况下会发生读写冲突 8．_______相联存储器与传统存储器的主要区别是前者又叫按内容寻址的存储器。 9．_______在程序的执行过程中，Cache与主存的地址映射是由硬件自动完成的。。 10．______采用交叉存储数据是连续地放在一个存储模块中。 三、 得分 填空题 (10个空，每空2分，共20分)

1． CPU执行一段程序时，Cache完成存取的次数为1800次，主存完成存取的次数为200次，

Cache的命中率h=（ ）% 。

2． 一个五级的流水处理器，当任务饱满时，它处理10条指令的加速比是（ ）。 3． 8位二进制补码表示整数的最大值为（ ）10，最小值为（ ）10。 4． 在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1=60ns、 T2=50ns、T3=90ns、T4=80ns。则加法器流水线的时钟周期至少为（ ） ns。 5． 某数在计算机中用BCD码表示为1001 1000 0111，其真值为（ ）10。

6． 一个4K×1位的动态RAM存储器，极电容8m秒内将放完电，采用分散刷新，其刷新时间间隔是（ ）μs (微妙)。

7． 一个4路组相联的Cache共有64块，主存共有8192 块，每块32个字。则主存地址中的主存 字块标记为（ ） 位，组地址为（ ）位，字块内地址为 （ ）位。 四、 得分 机器码填表（20分）

已知一个数的真值，原码，反码或补码，写出其余的值及补码的奇校验位。 真值(二进制) 57/64 -0.0100011

第 2 页 共 5 页

原码 1.1010011 反码 1.100101 补码 1.0000110 补码的奇校验位（1位） 五、 得分 机器定点运算题（10分）

设x= - 97，y =55, 均采用8位二进制补码表示（含1位符号位），按机器补码加减法规则计算x+y和x-y, 并根据双符号法判断计算结果是正常、上溢出或下溢出，对正常结果还原成十进制数真值。

六、 得分 机器浮点运算题（10分） 已知 x= (-1001.11)2 y=(10111.01)2 求：（1）化x,y 为标准规格化浮点数格式； （2）按机器浮点数计算步骤计算 x+y。（指数按实际指数计算，不用按754标准+127）

第 3 页 共 5 页

得分 7、 （10分）某计算机主存8MB，分成4096块。Cache 64KB，分成和主存同样大小的块，地址映

像采用直接映像方式，见下图。求：（1）Cache有多少块？块号为多少位？（2）Cache的块内地址为多少位？（3）设Cache中的主存标记如图所示，当CPU送出地址为7F1057H时，能否在Cache命中？若送出地址为000000H时，能否在Cache中命中？上述两个地址若不在Cache中，应映射到Cache中的哪一块？ 标记 Cache 块 1101000 0块 0101101 1块 1111111 2块 0000000 3块 1111001 n-2块 1000110 n-1块

第 4 页 共 5 页

得分 八、 存储器设计题（10分）

某机器中，已知配有一个地址空间为0000H~1FFFH的ROM区域（8K×16）。现在再用RAM芯片（8K×8）形成一个16K×16的RAM区域，起始地址为6000H。假设RAM芯片有片选CS和读写R/W信号控制端。CPU地址总线为A15~A0，数据总线为D15~D0，读写控制信号为R/W，要求：

（1）需用几片RAM芯片（8K×8）？ 给出ROM和RAM的地址空间分布表。 （2）将ROM和RAM同CPU连接，画出逻辑图。

第 5 页 共 5 页